電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。電磁兼容性設(shè)計的目的是使電子設(shè)備既能抑制各種外來的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時又能減少電子設(shè)備本身對其它電子設(shè)備的電磁干擾。

由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長度成正比，與其寬度成反比，因而短而精的導(dǎo)線對抑制干擾是有利的。時鐘引線、行驅(qū)動器或總線驅(qū)動器的信號線常常載有大的瞬變電流，印制導(dǎo)線要盡可能地短。對于分立元件電路，印制導(dǎo)線寬度在1.5mm左右時，即可要求；對于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm之間選擇。

采用平等走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。

為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計布線時應(yīng)盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。

為了避免高頻信號通過印制導(dǎo)線時產(chǎn)生的電磁輻射，在印制電路板布線時，還應(yīng)注意以下幾點：

（1）盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。

（2）時鐘信號引線最容易產(chǎn)生電磁輻射干擾，走線時應(yīng)與地線回路相靠近，驅(qū)動器應(yīng)緊挨著連接器。

（3）總線驅(qū)動器應(yīng)緊挨其欲驅(qū)動的總線。對于那些離開印制電路板的引線，驅(qū)動器應(yīng)緊緊挨著連接器。

（4）數(shù)據(jù)總線的布線應(yīng)每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地回路，因為后者常載有高頻電流。

（5）在印制板布置高速、中速和低速邏輯電路時，應(yīng)按照圖1的方式排列器件。

為了抑制出現(xiàn)在印制線條終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長度和采用慢速電路。必要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據(jù)經(jīng)驗，對一般速度較快的TTL電路，其印制線條長于10cm以上時就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動電流及吸收電流的最大值來決定。

布線常靠近的差分信號對相互之間也會互相緊密耦合，這種互相之間的耦合會減小EMI發(fā)射，通常（當(dāng)然也有一些例外）差分信號也是高速信號，所以高速設(shè)計規(guī)則通常也都適用于差分信號的布線，特別是設(shè)計傳輸線的信號線時更是如此。這就意味著我們必須非常謹(jǐn)慎地設(shè)計信號線的布線，以確保信號線的特征阻抗沿信號線各處連續(xù)并且保持一個常數(shù)。

在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB線一致。這就意味著，在實際應(yīng)用中應(yīng)該盡最大的努力來確保差分線對中的PCB線具有一樣的阻抗并且布線的長度也一致。差分PCB線通常總是成對布線，而且它們之間的距離沿線對的方向。